用户
 找回密码
 立即注册
发表于 2021-7-5 09:52:20
58421
咱们JESTON好多都是高速数字电路,假设表底层都是参考紧挨的层为参考 ,单端和差分阻抗设计完毕,布线完成为了屏蔽效果对表底层要进行大面积铺铜。
问题
1.大面积铺地铜是否影响原来走线阻抗?
2.如果为了屏蔽,要进行大面积铺铜,
铺铜与单端信号的距离一般为多少?
铺铜与差分信号的距离一般为多少?

使用道具 举报 回复
发表于 2021-8-16 17:07:44
你这问题要问你的PCB制造商,一般制造商根据他们的工艺水平和工艺参数,会告诉你你要的答案。
使用道具 举报 回复 支持 反对
发新帖
您需要登录后才可以回帖 登录 | 立即注册